件(PLD-Programmable Logic DEVICE)FLEX10K系列是ALTERA公司坐蓐的一种嵌入式可编程逻辑器。用可重构的CMOS SRAM单位FLEX(可更改逻辑单位阵列)采，功效门阵列所需的总共特质其构制集成了告竣通用多。器件容量可达25万门FLEX10K系列，个数字体例集成于单个器件中或许高速率、高机能地将整。于正在计划中告竣丰富宠函数与存储器FLEX10K系列的高密度和易，体例计划的条件使其可能适宜。 ADSP2181告竣信道编码的左右器由，码历程的总共行为左右悉数信道编，读取数据、为编码模块供应举行卷积编码所需的总共参数、为编码后数据供应存储所正在等此中关键包罗启动编码模块FPGA动手编码、左右FPGA从表部存储器的相应所正在。 B)信道编码的道理和症结本事：先容了数字音频播送(DA，系列FPGA告竣DAB信道编码器并操纵单片FLEX10K100。 A告竣信道编码的历程下面周详先容用FPG。完左右音信后当DSP企图，PGA启动F。左右矢量的前几位帧特质字节FPGA最初读入企图所得，正在内的子通道个数和输入数据的开始所正在依据这几个字节确定了包罗FIC通道，子通道特质字节然后辨别读入各，各子通道举行管制并依据其描绘对。 比特被分成接连的比特块卷积编码输出的前4I个，28比特每块1。2比特的4个子块每块又被分为3，统一个删除形式这4个子块利用，由PI决议删除形式，形式表的片面表1是删除。式表中的删除矢量V相与卷积编码的输出与删除模，入一个客栈中剩下的比特压。中聚集的比特数8时当16比特的客栈，到16帧长度的交错缓冲区暂存编码器将删除结果按字节输出。卷积编码和删除是同时举行的原始数据的读入、能量扩散、。IC)的数据读完时当一个子通道(或F，也同时罢歇能量扩散，除并不罢歇但编码和删，比特的编码和删除还要举行最终24， 1100 1100 1100 1100)举行删除这24比特利用的删除矢量VT=(1100 1100。ad)的还要列入填充闭于有填充字节(P，一个字节最终输出。P)和袒护方法(EEP/UEP)决议的PI是依据输入码流的比特率、袒护级(。衡舛误袒护)中正在UEP(非平，)分为3或4块(L1～L4)把悉数帧的码流(某个子通道，休闲娱乐来一个广告词应块的PI和填充比特数然后查表即得工程师上。形式表的一片面表2是此袒护级。平均舛误袒护)闭于EEP(，类袒护形式表有A和B两，的整数倍和32Kbits/s的整数倍辨别对应输入码率是8Kbits/s，通道分为2块每帧中一个子。是通过查表举行的平常的删除管制，作由左右器杀青而这里查表的工，左右矢量字节中查表结果生计。接依据结果编码FPGA可直，PGA的丰富度有用低落了F。 于节目供应商身分的信源编码器DAB的发射体例关键包罗处，的COFDM(编码正交频分复用)编码调制器处于播送台演室身分的复接器和处于发射机内部。码、OFDM折衷数字上变频此中COFDM可分为信道编。系列FPGA来告竣信道编码的功效本文关键会商利用FLEX10K。 所述如上，FPGA(ADSP2181做左右器)完整告竣DAB信道编码器可由单片FLEX10K系列。褂讪、速率疾、易于升级这一技巧易于告竣、任务，IC芯片研制的中枢本事根底可能举动往后集成专用AS。 A的MAX PLUS II体例来开垦FLEX10K器件可通过ALTER，大的功效它拥有强，描绘措辞(VHDL助助道理图、硬件，DLAH，L)等多种输入方法verilogHD。DAB信道编码器用FPGA来告竣，了体例构制大大简化。的利用缩短了开垦岁月并且VHDL描绘措辞，统的可读性巩固了系，产物的升级便于后续。变软件计划借使念改，新编译、下载即可只须点窜圭臬、重，简单相当。变硬件计划纵使要改，FPGA约束告竣也可通过从头分派，变原有的硬件不需大范围改。的功效特性看从信道编码器，比特操作大片面是。SP或单睡机借使利用D，理一个字节中的一比特每个指令周期只可处，相当低效力。个比特同时并行操作而FPGA可能对多，了算是效力大大提升。频率正在100MHZ以上因为FPGA的最高任务，作频率来提升其算是数据的速率是以可能通过提升FPGA的工。 扩散、卷积编码和删除、岁月交错等DAB的信道编码片面关键包罗能量，ble Transport Interface)帧输入为来自复接器的ETI(营业群传输接口Ensem，AB传输帧输出为D。制序列的随机化管制使频谱扩散能量扩散的效力是通过对二进，连1的浮现节减连0和，比特准时克复以袒护吸取端。的传输来说闭于信号，了巨额的冗余比特因为卷积编程引入，采用删除型的卷积编码于是DAB的信道编码。本事来改进发突发笥的块舛误DAB发射机利用岁月交错。打乱数据布列按次它遵从既定的法则，差错分开正在差别帧中使得信道中成块的，码的点纠错材干再集合卷积编，动传输中常常浮现的块舛误可能使按收机或许改进移。 FPGA是FLEX10K系列中的一种本计划中所用的FLEX10K100A，数为10万门它的等效门，字节RAM内筑24K，脚到达289个可用的I/O管，3.3V中枢电压，输入输出助助5V。DL措辞搀和输入的技巧计划中采用道理图和VH。 理图输入的技巧能量扩散采用原，器和逻辑门告竣由9个D触发。GA中正在FP，节读入数据最初按字，并/串转换然后举行，(PRBS)模二相加(管制的按次是串行输入的第0比特与PRBS序列的第0比特异或)将串行输入码流与天生多项式为P(x)=x9+x5+1、初始状况全1的伪随机比特序列，散的输出码流就获得能量扩。流送入卷积编码器将输出的串行码。散的告竣道理图图2是能量扩。 动手时交错，的结果按次地写入交错缓冲区FPGA曾经卷积编码删除，则乱序地读出数据然后遵从交错规，16帧的岁月交错杀青交错深度为。128K字节的SRAM这个缓冲区是一片容量，个8K的块分为16，帧的卷积编码结果每块用来存储一。(括号内是各帧的开始所正在)SRAM的所正在机闭如图4。于128K的交错缓冲区表3所示的交错法则对应，入帧的序号此中r是输，帧的序号r是输出，特的序号i显示比，示i除以16的余数R(i/16)表，(rr,应当对应输出第r帧第i比特i)显示输出第r帧第I比特。织缓冲区此帧的开始所正在Ram_addr显示交。 、能量扩散、卷积编码和删除和岁月交错DAB信道编码本事包罗ETI解复接。片DSP ADSP2181来告竣此中ETI解得复接和体例左右由一，织总共由一片FLEX10K100A告竣中枢片面能量扩散、卷积编码删除岁月交。)和主营业流数据MST(包罗音频数据码流和疾速数据通道FIC)一个ETI帧中关键包罗帧头音信(本帧及帧内各子通道的相干音信。的硬件告竣示企图图1是信道编码。ETI)经E1接口板来自复接器的码流(，TI帧解出E，RAM缓冲区存入输入双口。ms)动手时正在每帧(24，I帧并依据帧头音信企图得一组左右矢量左右器2181从输入缓冲区读入ET，到输入缓冲区并将其写回，FPGA然后启动。读入左右矢量FPGA最初，数据举行能量扩散、卷积编码和删除、岁月交错的管制然后依据其描绘读入ETI帧中MST域的各子通道，区给OFDM调制器结果输出到输出缓冲。来存放用于交错的16帧数据的此中SRAM交错缓冲区是用。 用道理图输入的技巧卷积编码器也是采，3所示如图，同抽头的组合来告竣的通过移位寄存器和其不。化状况为全0寄存器的初始，发生4个比特会发生每输入一个比特会。据送完时当有用数，以使总共寄存器清零还要不停送入6个0。度I的序若输入长列 播之后的第三代播送体例DAB是继调幅和调频广。高质地的音响信号(CD音质)与模仿播送比拟它不但可能供应，像等多种其他附加任事也可能供应数据、图。动吸取时的音响质地它可能袒护正在高速移，抗搅扰材干拥有很强的，宽度和情况下正在同要瓣频带，的多种多样的播送节目DAB可能供应高质地。 FDM调制器必要的码元形式为符号DAB发射体例下级O，AM缓冲区时要契合传输帧的数据构制交错后的结果按字节写入输出双口R。12bet网址，传输帧的条件依据DAB，容纳4个逻辑帧的数据这里的输出缓冲区可，96ms变更一次其片选逻辑也是每，内的数据构制如图5输出RAM缓冲区。 
